GHz-FPGA,DDR3等 高速設計技術
近年１０GHz程度の高速FPGAの時代になり、この様なデバイス用の基板設計を得意としています。- 材料: お客様になるべく低価格で、安定動作する所を目標にしていますので、基本的にはFR-4を標準としています。
これまで、パラレルライン10GHz、シングルの40GHzの基板でも、FR-4で問題無く動作しています。
ライン長が300mmと長くなる場合は、減衰の少ない材料も検討します。 最近では、各基板材料メーカーから高周波向けの減衰の少ない材料がありますし、その他テフロン等の特殊材料も比較的低価格で製作出来ます。
- 多ピンBGAパッケージ用 層構成:
BGAパッケージ28x28=784ビンの場合のFPGAでも、空き端子が多い場合は、貫通スルホールで可能です。
空き端子が殆ど無い場合は、8層IVH基板、お客様の御希望で予算が許容出来れば、ビルドアップ基板で 設計しています。
低価格プラン標準的な貫通スルホール
格安プランIVH基板(1-4,5-8)
貫通スルホール価格に近い価格
予算ゆとりプランビルドアップ基板(1-2,2-7,7-8)
この様な高速基板も試作無しで、初回の設計で安定動作しています。
- DDR3 40Ωインピーダンスライン、微細な等長誤差
AMD社等のパソコン用CPU等の英文のデザインガイドに従ったアートワーク設計を行います。 - 層構成は基板製作メーカーの仕様に合わせて、インピーダンスコントロールを行います。
- 高速シルアル伝送
光ケーブルでのシルアル伝送の場合、１３ＧＨｚの基板設計やCoaxPross,USBやHD-SDI 等の設計を日常行っております｡ シルアルライン３～４ＧＨｚを超える様な場合は、なるべくスルホールを使わずに最短の配線にするべきですが、パラレル10GHzのFPGA等は無理ですので、なるべく少ないスルホールで浅いスルホールにする様にしています。 - 高速伝送バス
バス配線においてのデファレンシャルモード（ＬＶＤＳ）においては、 等長誤差通常±1.0mm程度の精度10ＧＨｚで問題なく動作させます｡ パソコン向けのCPU-DDR3_DIMMの場合はデバイスメーカーの推奨で等長誤差0.125mmの設計で安定動作しています。 - デファレンシャルラインに付いて
Ｚｏｄｄ オッドモードインピーダンス(片方の信号対グランド間のインピーダンス) を５０Ω Ｚｄｉｆｆ デファレンシャルモードインピーダンス (信号２線間のインピーダンス)を１００Ωにする必要かあります。
特にＺｏｄｄの５０Ωを重要視するべきです。何故なら、 Ｚｏｄｄが差動線路のインピーダンスに適用される。
インピーダンス計算ソフトの中には、このＺｏｄｄインピーダンスの計算が出来ない物が多くあるようです。
測定器では最近ではＴＤＲ（タイム．ドメイン．リフレクトメータ）が使用されるようです。 デファレンシャルのライン評価ではデファレンシャル用のプローブ、信号用端子２ピン 、ＧＮＤ用２ピンがついており、デファレンシャル信号を与えて測定します。 Ｚｄｉｆｆは通常はＺｏｄｄの値から測定器がソフト的に理論値(Zodd x 2=Zdiff)を表示します。
２本の線間は、なるべく狭く設計する必要があります。等長もなるべく誤差が 無いようにするべきです。 - インピーダンスコントロールについて
近年では、Web上でフリーで使える計算式やフリーのツールもあり、弊社ではそれらと共に、数学計算ソフトカルキングと下記の技術書と併用しています。
「実用 マイクロ波技術講座 理論と実際 第１巻」
「実用 マイクロ波技術講座 理論と実際 第２巻」
著者 工学博士 小西良弘 発行所 ケイラボ出版 発売元 日刊工業新聞社
「Transmission Line Design Handbook」 Artech House Brian C.Wadell
「Microstrip Antenna Design Handbook」 Artech House
マイクロ波関係の基礎理論から、詳しく説明してありますので、基板上の インピーダンス計算で、計算式が無い場合でも、理論より 計算式を導くことが可能です。参考式
この本には、Ｏｄｄモードインピーダンス、Ｅｖｅｎモードインピーダンスの計算式も記載してあります。
又この本の、マイクロストリップライン等の計算式の誤差０．５％以下などの記載が あり、私は非常に精度の高い計算式と思っております。
数学計算ソフトの 「カルキング」 株式会社 シンプレックス の紹介
このソフトは、学校での数学の算式通りに式を打ち込むだけで 、計算してくれると言う、優れ物です。 他のソフトへの張り付けも可能で、かなりの評判を得ているようです。
- スルホールのインピーダンス
ギガ帯域の信号で３～４ギガを超えると、スルホールを使用しないで配線するべきですが 、止むを得ずスルホールを使用する場合は、スルホールによりアンテナ部分が 短くなるように、又インピーダンスコントロールする事により、波形が改善される。
弊社での計算値は、ＴＤＲ測定値と比較で平均誤差１．４％である。
（月刊誌ＥＤＮ２００４．２掲載の測定値にて）
DDR2,DDR3,DDR4等 高速Memoryのインピーダンス、等長
近年 DDR3の時代になって、他社で設計の基板が"動作が不安定"の相談を時折受け、弊社の設計で初回の基板で安定動作させています。- DDR2 基板へ直接実装の場合 標準仕様
インピーダンスコントロール シングルライン=50Ω, デファレンシャルライン=100Ω
等長許容差 信号グループ毎(アドレスグループ+クロック等, データグループ+DM,DQ等)
各グール毎に 2.54mm デファレンシャルのP/N間は 0.6
- DDR3 SO-DIMMの場合 標準仕様
インピーダンスコントロール CLK(デファレンシャルライン)=72Ω, アドレス=40Ω
DQS(デファレンシャルライン)=90 Ω, DATA/DM=40Ω
等長許容差 基準を CLKの2系統の平均とし、基準長さと定義
アドレスグループ=±6.35, デファレンシャルP/N間=1.27
データグルーブ 8Bit単位,M-DM,DQAを1グループとして x 8ブロック
各グルーブ内=2.54 , グループ間= -25.4～+50.8
デファレンシャルのP/N間は1.27
EMI/EMCを考慮した設計、電源の安定
EMI/EMC改善の為の基板設計の仕事も頂いております｡
- EMI/EMC＆損失低下について
EMI/EMC対策で 一昔前のプリント基板設計に関する技術書には、ベタグランド、 ベタ電源が理想の様に書いてある本が少なくありません。 現在の電子器機の動作クロックは、１０年前とは２桁程違っており、過去の ベタグランド、ベタ電源は共振の原因を作り、放射ノイズの原因になる場合があります｡
基板業界誌の「ＪＰＣＡＮＥＷＳ NO.448 12.2005」では 「プリント基板信号伝送技術の現状と課題」でマイクロストリップと マイクロストリップのグランドベタを信号と同じ幅にした基板との伝送のシミュレーションの比較が載っている、 マイクロストリップはベタグランドの不要な部分にも電界分布の広がりがあり、狭いグランドの方は それが無い。
又シミュレーションの結果だが、アイパターンの結果も狭いグランドの方が良い。
月刊誌「ＥＥ ＴＩＭＥＳ 2006.10 NO16」の 「ＥＭＩで失敗しない基板設計法、電源は面ではなく線で引け」の記事では 、ベタ電源と線で引いたパータンとの実験により測定結果があり線で引いた基板の方が 放射ノイズが少ない。
弊社の設計では、以前よりベタグランド、ベタ電源の負荷の無い無駄な領域を少なくする様に心がけており 特にアンテナ形状になる様なベタ領域が無いようにしています。
ＥＭＩ測定する装置の開発の際は、基板設計は弊社にご相談ください。
フレキシブル基板のインピーダンス
- ＦＰＣケーブル
フレキシブル基板の場合、導体間距離が薄いので、 インピーダンスコントロールに難点がありますが、弊社では問題なく 設計製作しております｡ 通常誤差±１０％内に入れます｡ - グランド層のメッシュ形状
ＦＰＣケーブルで、グランド層をメッシュにする場合のインピーダンス計算は 通常は困難 だと思いますが、銅箔率に応じての計算式を作成しております｡ 是非一度お試し下さい｡ - 銀膜シールド
最近、シールド効果の為に、銀の蒸着フィルムがありますが、メーカー TATSUTA の SF-PC5000 を使用する場合はインピーダンス計算式を作成していますので 一度お試し下さい｡
ビルドアップ,IVH基板
|
|
|
|
- 弊社は通常多ピンBGA基板の設計が多く、お客様になるべく安価な貫通スルホール基板を提供する様に心がけていますが、近年狭ピッチのBGAパッケージの出現により、IVH,ビルドアップ基板も多いです｡ 設計、製作、部品実装までお任せ下さい｡
マイコン開発、製作
小規模の事業所間のネットワークにより、開発から、製品製作までご相談ください。
- マイコン、ＦＰＧＡ開発、回路設計からの業務も、お請け致します｡
お気軽にご相談下さい｡
- 半田付、組立作業、ＢＧＡのＸ線検査及びリワーク作業も弊社取引先で行っております。部品調達からのお話もご相談下さい｡
基板制作
基板制作、部品の実装,は弊社の取引先に依頼しております。
基板製作は、試作が中心の工場に依頼しており、
イニシャルコストに付いては、他社より安いです。
勿論、設計だけのご依頼でもかまいません。その場合基板製作に必要なデーター一式を渡します。
- リジッド＆フレキシブル基板の製作、
韓国に工場を持ち本社は国内で、フレキシブル基板製作が中心で、エッチング精度も
高く、１２μｍ材でパターン幅４０μｍの量産ベースで可能です。
ＩＳＯ９００１，ＩＳＯ１４００１取得、ＵＬ認定工場です。
１枚からお請け致します｡
- ファィンパターン リジット、多層、貫通スルホールの場合、７０μmまでは問題無く出来ます。
- ビルドアップ基板、ＩＶＨ基板
の製作、一般的なガスレーザーによる方法と、ドリル空け方法による方法、両方可能です。
パットｏｎＶｉａの場合なるべくＩＶＨ製法で可能な様に設計して、プレプレグの押し上げ法にて、パット内Ｖｉａの凹みが無い様に致します｡ - 特殊メッキ・・・下記の様な特殊メッキの基板もお受け致します｡
非磁化メッキ ・・・ 超伝導の様に磁場を嫌うような実験で使用する基板には、金メッキの下地のニッケルは使用出ません、 銅に直接メッキする事が出来ます｡
注意：金と銅は合金化しやすいので長期間の使用には不向きかと思いますが、実験用であれば問題ありません。
パラジウムメッキ ・・・ テフロン材などでレジストが乗りずらい、材料の場合、レジスト無しで金メッキ処理の場合
等で半田付け性が良くありません、そこでニッケル下地メッキの上にパラジウムメッキを行い、金メッキすると
半田付け性が良くなります｡
詳しくは、「実装技術 2006.6 vol.22 NO6 ページ78」に記事があります｡
放熱性基板設計製作
パナソニック電工の放熱性を高めたガラスエポキシ、セムスリー R-1787 を常時
在庫しており、一般の基板と同等の、価格、納期で設計製作
致します｡
- 一般のガラスエポキシと比較して熱伝導性が約３
倍
で加工性も一般のガラスエポキシと同じ。
- 1WのＬＥＤで一般のガラスエポキシでは、７０度前後だった基板が、
この材料では５０度前後まで下がったという。
- 基板設計上も放熱性を良くする為に、銅箔を全面ベタ銅箔にしたり、表裏の導通性を高めたりして、放熱性の向上に心がけております｡
超低温環境での基板
液化ヘルウムを循環して絶対温度近くでの実験用基板等
- 超伝導実験用基板
これまで、１０点程液化ヘルウム循環装置の中で、使用する基板の設計製作を 行っており、これもインピーダンスコントロール、等長配線があり 全て問題なく動作しております｡ - 物理現象の測定
超低温下における各種の物理現象や、材料の特性等の用途で使用するプリント基板
デバイスパッケージ等のワイヤーボンディング
ベアチップを基板に接着して、ワイヤーボンディングで基板に配線して、ＢＧＡパッケージにする設計、基板製作、ワイヤーボンディングもお請けいたします。
ＣＡＤデーターの支給に付いて
- ＣＡＤデーターの支給、基板、ライブりーに付いても対応致します。
- ＣＲ５０００／ＰＷＳ(弊社使用CAD)以外のデーターの場合も、私には同業者グループがあり、対応可能です。
キャドバンスはグループの仲間が使用しており、弊社とほぼ同様の価格で依頼出来ます｡
見積ですが、このホームページ上で出来ますので、ご利用下さい｡ - その他パッズ、キャドラス、CR5000-BDも対応可能です。
プログラム処理
パソコン歴は１９８３年頃ＭＳ－ＤＯＳが出始めた頃からで、当時はプログラム言語の
ＢＡＳＩＣにより自社用の経理用、売り上げ管理用のプログラムを作成を行い、
現在ではＣＡＤｄａｔａ用のツールとして、
ＵＮＩＸシェルプログラム、Ｃ言語
、によりお客様のご要望に応えております。
ＰＷＳデーター（ＰＷＳに無い機能で主な物）
- 異層間平行パターン制限チェック機能
- レジスト⇔パターンギャップ（パターン露出チェック）
- シルク文字チェック（レジスト重なり、回路符号洩れ等）
- インピーダンス計算及び必要な層構成、パターン巾計算
デファレンシャルラインにおける、ＯＤＤ＿ｍｏｄｅ， ＥＶＥＮ＿ｍｏｄｅのインピーダンス等あらゆる状態のパターンに付いて可能です。 - 不要ビアチェック
- お客様から支給された、ネットリストの変換
- お客様から部品情報
- マウンターデーターのフォーマット
- お客様のＣＡＤデーターえのバックアノテーションの為にネットフォーマット
- フライングチェッカーのフォーマット
ビューアによる見やすい図面、その他
'11.1月 CADLUS_Veiwer を導入しました｡ Veiwer側ソフトは無料で使用出来ます｡
ダウンロードURL ここで会員登録の後、「CADLAUビューア2010無償検証ソフト」 をダウンロードして下さい｡
http://shop.cadlus.com/html/newpage.html?code=1
ネット検索、部品検索、イメージ編集、ラベル入力等出来ます｡
通常はＰＤＦ図面の型式でお客様にチェック用図面を提示しております。
ご希望があれば ＤＸＦ、ＨＰＧＬファイルの型式でも出力出来ます｡
- ＰＤＦ図面でも電源ネットやグランドネットに対して色付けをしており
お客様から見やすいと好評を頂いております｡
-
ソフトのレイヤーの設定で、ソフトの自動設定機能もありますが
今一で、レィヤーだけは、ＣＡＤ購入時の初期設定同様の設定が必要です｡
マニュアルはわかりずらい点もありますが、初期設定に集中してやれば 2日程度で一通り使えるようになると思います｡
スイッチングレギュレータ異常音の発生
DC-DC変換で良く使われる回路ですが、下手な設計をすれば、ノイズ発生源になる場合もあり 2009年のEDNの記事ですが、取り上げてみました。
異常音の主な原因は、ICのFB端子への雑音の入力です、電源回路ですので、広くしなくとも良いラインの幅を広くすると、ノイズを拾い、SWOUTの端子出力に間欠発信を起こす。
基板設計上の注意点を下記に纏めました。
- フィードバックライン 広くしない、弊社では0.15mm程度、R1,R2はFB端子の近くに、接続点はCoutの端子近くに接続、配線経路はノイズ源のL1,D1を避ける。
- Cin,CbyはICのVinの近くに、GND側はICの下部のベタGNDに広めに接続。
- CoutはL1に近く、GND側はL1の一次側に近づけない。
- D1のアノード端子は、ICの下部ベタGNDに近く広く。
- SWオフ時の瞬間電流ループを狭い領域にする、L1-Cout-D1のループだが,このループを短くすると、結果的に、CoutのGND側がL1の一次側にも近くなる場合があるので、ほど良い距離を保つ必要があるのでCoutのGND側はある程度D1のGNDから離れても止むを得ないでしょう。
情報源 Web Media EDN (2009.8)
ROHM Application Note (2017.10)
４７年間の経験
ＩＣが我が国で使われ始めた、昭和４５年頃より、電子技術分野の業務に従事しており
、テクノールとして独立して、３９年間のプリント基板設計専業としての経験があります。
片面基板、電源回路、アナログ回路、高周波、マイクロストリップ回路、
ＬＶＤＳライン、インピーダンス計算、高速デジタル回路、絶対温度付近で使用する
超伝導用実験基板、ＩＶＨ基板等あらゆる分野の設計も高い評価を頂いています。
プリント配線板設計の際は、弊社に御用命頂きまして、技術力の程を評価して頂ければ
幸いに存じます。
